一种基于并行结构的高速ASIC正交混频器设计

作     者：任凤霞 邵杰 万书芹 REN Fengxia;SHAO Jie;WAN Shuqin

作者机构：中国电子科技集团公司第五十八研究所江苏无锡214035 

基　　金：国家自然科学基金资助项目(61704161) 

出 版 物：《固体电子学研究与进展》 (Research & Progress of SSE)

年 卷 期：2020年第40卷第6期

页      码：445-450页

摘      要：设计了最高采样率为1 GHz的ASIC数字正交混频器。基于正交混频的基本原理,优化了正交混频的算法,优化后的算法节省了硬件资源。为了达到最高采样率的要求,提出了并行结构的电路实现方法。采用MATLAB对正交混频算法进行定点误差分析和频谱分析,并根据MATLAB分析结果设计硬件代码。设计的正交混频器模块应用于ADC电路。基于65 nm CMOS工艺流片后,实际测试结果表明,所设计的正交混频器模块能够满足信噪比和采样率的设计要求。

主 题 词：高速ASIC 正交混频 MATLAB 优化算法 硬件设计 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.19623/j.cnki.rpsse.2020.06.010

馆 藏 号：203100046...