高速8位微处理器设计

作     者：陈明敏 易清明 石敏 Chen Mingmin;Yi Qingming;Shi Min

作者机构：暨南大学信息科学技术学院广东广州510632 

基　　金：广东高校产学研结合示范基地重大项目(cgzhzd1103) 广东省教育部产学研结合项目(2011B09040056) 广东省工程技术研究中心项目(2012gczxA003) 

出 版 物：《计算机应用与软件》 (Computer Applications and Software)

年 卷 期：2016年第33卷第1期

页      码：240-243页

摘      要：针对当前MCS51指令集的微处理器指令执行效率低问题,设计一款高速微处理器。其特点是:首先,采用快速乘除器和基4快速除法器,其计算速度是传统乘法器和除法器计算速度的48倍;其次,采用32位指令总线,能一次从ROM读取4个字节,覆盖所有指令长度,减少取指周期数;此外,使用五级流水线,能在单周期完成大多数指令;在Altera EP3C16 FPGA芯片上进行物理验证,根据Dhrystone 2.1性能测试,在相同的时钟频率下其综合性能是传统MCS51微处理器的12倍。实验结果表明,通过上面3种改进方法,微处理器指令执行效率得到极大提高。

主 题 词：微处理器 快速除法器 快速乘法器 流水线 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1000-386x.2016.01.059

馆 藏 号：203101303...