一种基于40 nm CMOS工艺的40 Gbit/s低噪声跨阻放大器

作     者：刘杨 祁楠 刘力源 刘剑 吴南健 LIU Yang;QI Nan;LIU Liyuan;LIU Jian;WU Nanjian

作者机构：中国科学院半导体研究所半导体超晶格国家重点实验室北京100083 中国科学院大学材料科学与光电技术学院北京100049 

基　　金：国家自然科学基金资助项目(61874115) 北京市科技计划项目(Z191100004819006) 

出 版 物：《微电子学》 (Microelectronics)

年 卷 期：2020年第50卷第6期

页      码：771-776页

摘      要：采用40 nm CMOS工艺,设计了一个工作在40 Gbit/s数据速率的高速低噪声跨阻放大器(TIA)。为了同时兼顾噪声和带宽性能,创造性提出了一种多级串联跨阻放大器结构。输入级采用基于反相器结构的伪差分跨阻放大器,通过增加反馈电阻来减小输入电流噪声,第二级的前向运放用来抑制后级均衡器的噪声,第三级用连续时间线性均衡器(CTLE)对前级不足的带宽进行补偿,后面的三级限幅放大器(LA)对电压信号进一步放大。限幅放大器利用并联电感峰化技术和负跨导技术来提高带宽和增益。最终,信号由输出驱动器(OD)输出到片外,输出驱动器采用T-COIL技术。仿真结果表明,整条链路可以实现84 dBΩ和63 dBΩ的跨阻增益,带宽分别为31 GHz和34 GHz,输入电流积分噪声(rms)为1.75μA。

主 题 词：光接收机模拟前端 低噪声跨阻放大器 连续时间线性均衡器 限幅放大器 

学科分类：080903[080903] 080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.13911/j.cnki.1004-3365.190751

馆 藏 号：203101453...