一种模式可配置的单精度浮点乘法器设计

作     者：蒋林 田璞 邓军勇 JIANG Lin;TIAN Pu;DENG Junyong

作者机构：西安邮电大学电子工程学院陕西西安710121 西安科技大学集成电路实验室陕西西安710054 

基　　金：国家自然科学基金项目(61772417,61602377,61634004) 陕西省科技统筹创新工程项目(2016KTZDGY02-04-02) 陕西省重点研发计划项目(2017GY-060) 

出 版 物：《西安邮电大学学报》 (Journal of Xi’an University of Posts and Telecommunications)

年 卷 期：2020年第25卷第6期

页      码：63-66,81页

摘      要：提出了一种模式可配置的单精度浮点乘法器设计方案。利用90 nm互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)工艺设计了基于原码一位乘法、基4-Booth算法和Wallace树型算法等3种常用定点数乘法的浮点乘法器,测试了3种乘法器的性能。在乘法器的尾数乘法部分添加模式选择模块,根据应用场景对频率、功耗和面积3个性能的不同需求选择和切换相应的算法,以满足不同应用对对处理器性能的要求。实验结果表明,与ifpmul32方法相比,所提设计的延时降低了57%,最低功耗降低了76.6%。与粗粒度可重构处理器实现的浮点乘法器相比,计算一次浮点乘法所需时钟周期数平均减少了87.3%。

主 题 词：单精度 浮点乘法器 可配置 逻辑综合 

学科分类：081203[081203] 08[工学] 0835[0835] 0812[工学-测绘类] 

D　O　I：10.13682/j.issn.2095-6533.2020.06.007

馆 藏 号：203102366...