一种时序型总线硬件木马的植入与检测

作     者：黄姣英 李胜玉 高成 杨达明 HUANG Jiaoying;LI Shengyu;GAO Cheng;YANG Daming

作者机构：北京航空航天大学可靠性与系统工程学院北京100191 

基　　金：“十三五”技术基础科研项目(JSZL2017601B011) 

出 版 物：《计算机工程》 (Computer Engineering)

年 卷 期：2021年第47卷第3期

页      码：160-165页

摘      要：RS总线集成电路在航空航天及工业控制领域具有广泛的应用,随着集成电路硬件木马的检测成为研究热点,作为总线硬件木马研究领域的分支,其设计越来越受关注。在常规时序型硬件木马的基础上,针对RS232总线集成电路,设计一种基于可逆计数器的时序型总线硬件木马。采用Xillix公司的ISE软件在RTL层设计相应的RS232总线Verilog代码,并在常规和可逆时序型硬件木马触发阈值呈等差递增的条件下进行Modelsim仿真分析,结果表明,在总线功能需求复杂和传输数据较多的情况下,可逆时序型木马比常规时序型硬件木马具有灵活性和较低的触发率,隐蔽性更强。

主 题 词：RS232总线 硬件木马 寄存器传输级 Verilog代码 集成电路 

学科分类：0839[0839] 08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.19678/j.issn.1000-3428.0056353

馆 藏 号：203102571...