RISC指令集众核处理器功能验证与实现

作     者：朱博元 刘高辉 李政运 安述倩 

作者机构：西安理工大学自动化与信息工程学院西安710048 中国科学院计算技术研究所计算机体系结构国家重点实验室北京100190 

基　　金：国家自然科学基金(No.61173007) 国家自然科学基金青年基金项目(No.61100015) 

出 版 物：《计算机工程与应用》 (Computer Engineering and Applications)

年 卷 期：2014年第50卷第21期

页      码：54-58页

摘      要：众核技术已成为当前处理器体系结构发展的必然趋势,如何对众核处理器设计进行有效而充分的验证,成为当今IC设计验证领域的研究热点之一,也是众核处理器芯片能否成功流片的关键因素之一。目前工业界采用基于仿真的验证作为主要的验证方式,重点介绍了以覆盖率为导向的RISC众核处理器的功能验证环境的整体设计,提出了"被动式"的验证思想,并采用"软硬件协同验证"的策略,最终达到每条指令都比对通过的验证目标,辅以后期阶段所引入的时序验证策略和功耗评估策略,完整地提出了一套芯片验证平台搭建和验证功能实现的方法流程。

主 题 词：众核处理器 功能验证 覆盖率 时序验证 功耗评估 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3778/j.issn.1002-8331.1211-0021

馆 藏 号：203102801...