SM3杂凑算法的ASIC设计和实现

作     者：张倩 李树国 ZHANG Qian;LI Shu-guo

作者机构：清华大学微电子所北京100084 

基　　金：国家"八六三"计划(2012AA012402) 国家自然科学基金(61073173) 清华大学自主研发计划(2011Z05116) 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2014年第31卷第9期

页      码：143-146,152页

摘      要：针对国家商用密码SM3杂凑算法提出了一种四合一的ASIC实现架构.该架构采用进位保留加法器和循环展开方式,与单轮结构相比,时钟周期数减少了75%,吞吐率提高了29.4%.采用65nm的SMIC工艺,在125MHz的低时钟频率下,吞吐率达到了4Gb/s.此款SM3杂凑算法芯片已经进行了流片,支持填充和暂停功能.

主 题 词：SM3 杂凑算法 ASIC实现 填充 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.19304/j.cnki.issn1000-7180.2014.09.033

馆 藏 号：203102900...