一种高电源电压抑制比的带隙基准电压源设计

作     者：刘小妮 刘斌 张志浩 章国豪 LIU Xiaoni;LIU Bin;ZHANG Zhihao;ZHANG Guohao

作者机构：广东工业大学信息工程学院广州510006 广州穗源微电子科技有限公司广州510006 河源广工大协同创新研究院广东河源517000 

基　　金：广东省重点领域研发计划资助项目(2018B010115001) 国家自然科学基金资助项目(61974035) 广东省“珠江人才计划”本土创新科研团队资助项目(2017BT01X168) 

出 版 物：《固体电子学研究与进展》 (Research & Progress of SSE)

年 卷 期：2021年第41卷第3期

页      码：217-222页

摘      要：基于带隙基准原理,在自偏置共源共栅结构的基础上对传统带隙基准电路进行改进,通过在带隙核心电路中加入对应的NMOS管和PMOS管,构成一个三层叠共源共栅结构,显著提高了带隙基准源的电源电压抑制比。电路采用0.2μm的SOI工艺实现,实验室测试结果表明,该带隙基准电压源电路正常工作时输出基准电压为1.188 V,温度系数为5.4×10^(-6)/℃,启动时间约为2.2μs。

主 题 词：带隙基准 自偏置 三层叠共源共栅结构 电源电压抑制比 

学科分类：080903[080903] 0808[工学-自动化类] 0809[工学-计算机类] 08[工学] 0805[工学-能源动力学] 0702[理学-物理学类] 

D　O　I：10.19623/j.cnki.rpsse.2021.03.011

馆 藏 号：203103685...