基于FPGA的高速浮点加法器的实现

作     者：王秀芳 侯振龙 曲萃萃 WANG Xiu-fang;HOU Zhen-long;Qu Cui-cui

作者机构：东北石油大学电气信息工程学院大庆163318 黑龙江省油田控制与信息工程重点实验室大庆163318 

基　　金：黑龙江省教育厅科技项目(11551027)资助 

出 版 物：《科学技术与工程》 (Science Technology and Engineering)

年 卷 期：2010年第10卷第25期

页      码：6293-6296页

摘      要：为降低设计成本、缩短设计周期、提高可移植性,设计并实现了基于CycloneIII型FPGA单精度32位浮点加法器。该加法器采用VHDL语言描述,流水线结构,符合IEEE754单精度浮点表示格式和存储格式。经过QuartusII、MATLAB和Model-SimSE进行联合仿真结果表明,系统的运行精度可以达到10-8数量级,同时该设计可参数化、可作为独立的子系统应用于其他数字信号处理领域。

主 题 词：IEEE754 可编程逻辑门阵列 VHDL 浮点加法器 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1671-1815.2010.25.040

馆 藏 号：203104129...