高性能SRAM的设计与实现

作     者：吴耀辉 胡涣章 梁丰 蔡宇 Wu Yaohui;Hu Huanzhang;Liang Feng;Cai Yu

作者机构：浙江万里学院电子信息学院浙江宁波315100 朗讯科技(中国)有限公司北京100738 

基　　金：宁波市自然科学基金项目(2006A610009) 

出 版 物：《计算机应用与软件》 (Computer Applications and Software)

年 卷 期：2011年第28卷第6期

页      码：239-241页

摘      要：以延时和功耗为指标,对64KB SRAM进行了整体设计和实现。把解码器中传统的CMOS静态门修改成SCL和预充电门,提高了解码器速度;提出64:72的ECC编码方案,减少了电路尺寸和单元数;通过电容副本列产生灵敏放大器使能信号,提高了系统的灵活性。通过TT晶体管仿真,设计的SRAM延时是653.7ps,功耗是11.3mw。与主流设计方案相比,延时得到了明显的改善。

主 题 词：SRAM Block ECC 灵敏放大器 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1000-386X.2011.06.070

馆 藏 号：203104872...