基于局部逻辑伪装的IC保护方法

作     者：杨然 高文超 YANG Ran;GAO Wenchao

作者机构：中国矿业大学数学学院徐州221116 中国矿业大学(北京)机电与信息工程学院北京100083 

基　　金：国家自然科学基金(61834002) 北京信息科学与技术国家研究中心(BNR2019ZS01001) 

出 版 物：《电子与信息学报》 (Journal of Electronics & Information Technology)

年 卷 期：2021年第43卷第9期

页      码：2466-2473页

摘      要：集成电路(IC)设计面临逆向工程的攻击,核心专利(IP)和算法被盗用,硬件安全受到威胁。该文提出一种电路伪装方法LPerturb,通过对其局部电路逻辑的扰动,实现IC电路的保护。对电路进行最大独立锥划分(MFFCs),选取被伪装的最大子电路,确保输出逻辑扰动的局部性。针对要扰动锥结点逻辑,从锥中选择被替换的逻辑单元,以最小化代价对进行局部电路逻辑扰动。用多值伪装电路对扰动的逻辑值进行混淆保护,恢复相应的电路逻辑。实验结果表明,该方法能够稳定生成保护电路,具有较好的输出扰动性,能有效抵御SAT去伪装攻击,面积额外开销较小,时延影响可以忽略。

主 题 词：硬件安全 IC电路保护 IC伪装 逻辑混淆 最小项扰动 

学科分类：0808[工学-自动化类] 0809[工学-计算机类] 08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.11999/JEIT210577

馆 藏 号：203104877...