一种新型的定点到浮点转换的全流水线FPGA实现

作     者：张益 袁著 罗金选 

作者机构：电子科技大学电子科学技术研究院四川成都611731 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2012年第29卷第8期

页      码：179-184页

摘      要：利用FPGA器件完全采用底层自主设计,实现定点数到浮点数的转换.提出了一种全新的实现方法,变对数为减法,通过占用1%的逻辑资源,实现3个时钟周期输出数据.避免了局限于使用IP core的束缚,为后续ASIC设计打下了基础.

主 题 词：定点数 浮点数 FPGA 流水线 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.19304/j.cnki.issn1000-7180.2012.08.042

馆 藏 号：203104976...