一种带时延约束的FPGA布局算法

作     者：周锋 童家榕 唐璞山 ZHOU Feng;TONG Jia-Rong;TANG Pu-Shan

作者机构：复旦大学电子工程系CAD研究室 

基　　金：国家"九五"重点科技攻关项目 

出 版 物：《计算机辅助设计与图形学学报》 (Journal of Computer-Aided Design & Computer Graphics)

年 卷 期：1999年第11卷第4期

页      码：304-308页

摘      要：基于ＳＲＡＭ编程结构的ＦＰＧＡ由于编程ＭＯＳ管的导通电阻，与ＡＳＩＣ相比连线时延较大，为使电路能正常工作，很多情况下设计者必须对电路中某些路径的延迟作出限制．例如，对某些关键路径，要求时延小于某个值；或对一组路径，要求其中任意２条路径的时延差不能大于某个值．提出的一种能考虑这些时间约束条件的ＦＰＧＡ模拟退火布局算法——ＰＴＣＰ，用约束条件指导模拟退火的方向．为了提高实现约束条件的成功率和获得更优化的结果，在模拟退火过程中，不是按常规单向降低温度，而是在适当的时刻提高温度，反复退火．最后，给出了实例证明ＰＴＣＰ算法的有效性．

主 题 词：FPGA 布局 时延约束 可编程逻辑器件 算法 设计 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3321/j.issn:1003-9775.1999.04.005

馆 藏 号：203105661...