基于FPGA的高斯白噪声发生器设计

作     者：申艳 王新民 陈后金 SHEN Yan;WANG Xinmin;CHEN Houjin

作者机构：北京交通大学电子信息工程学院北京100044 北京无线电测量研究所北京100039 

基　　金：国家自然科学基金资助项目(60872081) 北京市自然科学基金(4092034) 北京交通大学人才基金(W07J0250) 

出 版 物：《现代电子技术》 (Modern Electronics Technique)

年 卷 期：2009年第32卷第23期

页      码：197-200页

摘      要：高斯白噪声发生器用于雷达系统和通信信道的测试,采用现场可编程门阵列(FPGA)实现噪声发生器的设计,在Altera公司的QuartusⅡ软件环境下,进行模块化设计方案,将FPGA实现的功能分为m序列产生模块、FIR数字滤波器模块、DDS模块和合成模块四个主要功能性模块,详细分析了m序列发生算法、FIR滤波算法和DDS算法。应用VHDL语言实现模块功能性设计。该系统采用CycloneⅡ芯片EP2C8N,输出噪声带宽可调,计算量小,可重复性好。

主 题 词：高斯白噪声 m序列 FPGA VHDL 

学科分类：0810[工学-土木类] 08[工学] 080401[080401] 0804[工学-材料学] 080402[080402] 0835[0835] 081002[081002] 

D　O　I：10.16652/j.issn.1004-373x.2009.23.017

馆 藏 号：203106514...