面向异构多核处理器的FPGA验证

作     者：李小波 唐志敏 李文 Li Xiaobo;Tang Zhimin;Li Wen

作者机构：计算机体系结构国家重点实验室(中国科学院计算技术研究所)北京100190 中国科学院大学计算机科学与技术学院北京100049 上海处理器技术创新中心上海200120 

基　　金：国家重点研发计划项目(2018YFB1003501) 国家自然科学基金项目(61732018,61872335) 计算机体系结构国家重点实验室开放课题(CARCH201914) 

出 版 物：《计算机研究与发展》 (Journal of Computer Research and Development)

年 卷 期：2021年第58卷第12期

页      码：2684-2695页

摘      要：随着处理器架构的发展,高性能异构多核处理器不断涌现.由于高性能异构多核处理器的设计十分复杂,为了降低设计风险,缩短验证周期,提前进行软件开发,复现硅后问题等,通常需要搭建现场可编程门阵列(field programmable gate array,FPGA)的原型验证平台,并基于FPGA平台开展种类繁多,功能各异的软硬协同验证和调试工作.提出的基于同构FPGA平台对异构多核高性能处理器的FPGA调试、验证方法,有效地利用了异构多核处理器的架构特征,同构FPGA的对称特点,以层次化的方法自顶向下划分FPGA,自底向上构建FPGA平台.结合差速桥、自适应延迟调节、内嵌的虚拟逻辑分析仪(virtual logic analyzer,VLA)等技术可快速完成FPGA平台的点亮(bring-up)和部署.所提出的多核互补,核间替换模拟的调试SHELL等方法可以快速完整地对目标高性能异构多核处理器进行FPGA验证.通过该FPGA原型验证平台,成功地完成了硅前验证,软硬件协同开发和测试,硅后问题复现工作,并为下一代处理器架构设计提供了快速的硬件平台.

主 题 词：异构多核 FPGA原型验证 差速桥 自适应延迟调节 虚拟逻辑分析仪 核间替换模拟 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.7544/issn1000-1239.2021.20200289

馆 藏 号：203106574...