带有饱和处理功能的并行乘加单元设计

作     者：贾俊波 杨军 吴艳 陆生礼 

作者机构：东南大学国家专用集成电路工程中心 

出 版 物：《电子设计应用》 (Electronic Design & Application World)

年 卷 期：2004年第11期

页      码：65-67页

摘      要：本文介绍了一种48bit+24bit×24bit带饱和处理的MAC单元设计。在乘法器的设计中,采用改进 的booth算法来减少部分积的数目,用由压缩单元组成的Wallace tree将产生的部分积相加,并将 被加数作为乘法器的一个部分积参与到Wallace tree阵列中来完成乘加运算,同时增加了饱和检测 和饱和值运算逻辑来实现饱和处理。

主 题 词：部分积 处理功能 并行 元组 乘法器 booth算法 MAC 单元设计 压缩 阵列 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

馆 藏 号：203106975...