VLIW处理器ISA建模与辅助软件优化技术

作     者：严迎建 叶建森 刘军伟 徐劲松 YAN Ying-jian;YE Jian-sen;LIU Jun-wei;XU Jin-song

作者机构：解放军信息工程大学电子技术学院河南郑州450004 

基　　金：国家863高技术研究发展计划基金项目(2008AA01Z103) 

出 版 物：《计算机工程与设计》 (Computer Engineering and Design)

年 卷 期：2009年第30卷第11期

页      码：2727-2729,2752页

摘      要：在基于VLIW结构的分组密码专用处理器设计过程中,研究了VLIW处理器的指令集体系结构建模技术。设计了一个指令精确的指令集模拟器,通过附加一个流水线相关及停顿统计模块,实现了周期精确的程序运行统计和流水线停顿统计。结合指令集模拟器、汇编器以及调试器,设计了一个面向VLIW处理器的辅助程序优化环境。利用模拟器和调试器来评估程序的指令级并行度以及资源占用情况,辅助程序开发者优化VLIW处理器程序,从而达到软硬件协作开发VLIW处理器指令级并行性的最终目的。

主 题 词：超长指令字(VLIW) 处理器建模 指令集体系结构 指令集模拟器 指令级并行 

学科分类：1305[艺术学-设计学类] 13[艺术学] 08[工学] 080203[080203] 081304[081304] 0802[工学-机械学] 0813[工学-化工与制药类] 080201[080201] 

D　O　I：10.16208/j.issn1000-7024.2009.11.006

馆 藏 号：203107144...