基于PDSOI工艺的抗SET锁相环设计

作     者：吕荫学 刘梦新 罗家俊 叶甜春 LV Yin-xue;LIU Meng-xin;LUO Jia-jun;YE Tian-chun

作者机构：中国科学院微电子研究所北京100029 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2013年第30卷第9期

页      码：144-148页

摘      要：基于0.35μm PDSOI工艺设计了一款输出频率范围为700MHz-1.0GHz的锁相环电路,利用Sentaurus TCAD工具对其进行单粒子瞬变(SET)混合模拟仿真,确定其SET敏感部件并建立SET分析模型,分析了SET与锁相环系统参数之间的关系.通过增加由一个感应电阻、一对互补运算放大器和互补SET电流补偿晶体管组成的限流电路并利用多频带结构降低了VCO的增益,显著提升了锁相环的抗SET性能.仿真结果表明,CP中发生SET后VCO控制电压Vc的波动峰值、锁相环的恢复时间以及输出时钟的错误脉冲数明显降低,分别为未加固锁相环的43.9%、49.7%和29.1%,而辐射加固前后VCO的基本结构变化不大,其SET轰击前后无明显变化.

主 题 词：锁相环 单粒子效应 抗辐射加固 压控振荡器 多频带 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.19304/j.cnki.issn1000-7180.2013.09.037

馆 藏 号：203107333...