高性能浮点除法和开方的设计与实现

作     者：洪琪 赵志伟 何敏 HONG Qi;ZHAO Zhi-wei;HE Min

作者机构：安徽大学电子信息工程学院合肥230601 

基　　金：国家"863"计划基金资助项目(2009AA012201) 

出 版 物：《计算机工程》 (Computer Engineering)

年 卷 期：2013年第39卷第12期

页      码：264-268页

摘      要：在基于现场可编程门阵列(FPGA)的设计中,低延时、高吞吐量、小面积是3个主要考虑因素。针对以上因素,提出不同基数SRT浮点除法和开方算法,设计基于Virtex-II pro FPGA的可变位宽浮点除法和开方的3种实现方案,包括小面积的迭代实现、低延时的阵列实现和高吞吐量的流水实现。实验结果表明,对于浮点除法和开方算法的流水实现,在综合面积符合要求的基础上,实现频率最高分别可达到180 MHz和200 MHz以上,证明了该实现方案的有效性。

主 题 词：SRT算法 选择函数 可变位宽 浮点除法 开方 迭代实现 阵列实现 流水实现 资源消耗 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1000-3428.2013.12.056

馆 藏 号：203107930...