降低系统芯片中跨时钟域设计和验证复杂度的方法

作     者：刘丹 冯毅 党向磊 佟冬 程旭 王克义 

作者机构：北京大学深圳研究生院广东深圳518055 北京大学微处理器研发中心北京100871 

基　　金：国家高技术研究发展计划("863"计划)基金资助项目(2006AA010202)~~ 

出 版 物：《通信学报》 (Journal on Communications)

年 卷 期：2012年第33卷第11期

页      码：151-158页

摘      要：在系统芯片设计中,直接采用现有的跨时钟域信号处理方法不仅设计复杂度高而且验证难度大。为了解决这个问题,将跨时钟域设计与功能设计完全分离,在每个通信接口部件中采用独立的、专用的跨时钟域处理模块统一解决跨时钟域信号的传输问题,并通过封装点对点通信接口和合并处理同一方向的跨时钟域信号,将需要处理的跨时钟域信号的数量减少为方向相反的2组。实验结果表明,该方法能够有效降低跨时钟域设计的验证难度和系统芯片的设计复杂度,并且不会明显增加功能部件的传输延迟和面积开销。

主 题 词：系统芯片 跨时钟域设计 验证复杂度 通信接口 

学科分类：0810[工学-土木类] 1205[管理学-图书情报与档案管理类] 0839[0839] 08[工学] 0811[工学-水利类] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1000-436x.2012.11.019

馆 藏 号：203108035...