利用基地址相关的低功耗数据cache设计

作     者：张宇弘 王界兵 严晓浪 汪乐宇 ZHANG Yu-hong;WANG Jie-bing;YAN Xiao-lang;WANG Le-yu

作者机构：浙江大学数字技术及仪器研究所浙江杭州310027 赛安微系统有限公司浙江杭州310027 浙江大学VLSI研究所浙江杭州310027 

基　　金：国家"863"高科技研究发展计划资助项目(2002AA1Z1050) 

出 版 物：《浙江大学学报（工学版）》 (Journal of Zhejiang University：Engineering Science)

年 卷 期：2005年第39卷第10期

页      码：1524-1528页

摘      要：为了减少以地址偏移为主要寻址方式的精简指令处理器中数据cache的功耗,提出了充分利用读写指令相对于基地址的关联性,减少对cache的数据存储器和标志存储器的访问次数.通过建立两个数据结构来保存组选择信息:一个与通用寄存器一一对应的有效位表用来保证基地址仍然维持在原cache行;一个组选择信息表用来记录最近的cache访问的组选择信息,减少比较代价.该方法适用于多个组的组关联cache和可锁定的cache设计,已被应用于200 MHz的精简指令集(RISC)处理器中.该处理器采用TSMC0.18μm工艺,对一些基准程序进行了测试,结果显示该方法可以节省大约30%的数据cache功耗,还具有硬件代价小的优点.

主 题 词：cache 低功耗 中央处理器 微体系结构 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3785/j.issn.1008-973X.2005.10.014

馆 藏 号：203108097...