学习策略实现的条件和加法器通路时延故障测试生成

作     者：杨德才 陈光 谢永乐 Yang Decai;Chen Guangju;Xie Yongle

作者机构：电子科技大学自动化工程学院成都610054 

基　　金：国家自然科学基金(90407007)资助项目 

出 版 物：《仪器仪表学报》 (Chinese Journal of Scientific Instrument)

年 卷 期：2007年第28卷第9期

页      码：1577-1582页

摘      要：时延故障对高速运算电路性能有着关键性的影响,本文对高速加法器之一的条件和加法器的通路时延故障作了研究。首先对其提出了一种可测性设计,主要特点是硬件成本低和测试向量少,且实现了完全的无险象强健时延故障可测性。在此基础上,进一步提出了一种学习策略的方法,实现了任意位数条件和加法器通路时延故障的测试生成,使得测试难度下降,测试时间缩短,测试效率提高。仿真实验结果表明了该方案的有效性。

主 题 词：条件和加法器 可测性设计 学习策略 通路时延故障 双向量测试 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 0804[工学-材料学] 0703[理学-化学类] 

核心收录：

D　O　I：10.3321/j.issn:0254-3087.2007.09.008

馆 藏 号：203108607...