用于硬件模拟平台调试的低资源消耗扫描链插入方法

作     者：李涛 刘强 Li Tao;Liu Qiang

作者机构：天津大学电子信息工程学院天津300072 

基　　金：国家自然科学基金(61204022) 天津市自然科学基金(12JCYBJC30700) 

出 版 物：《计算机辅助设计与图形学学报》 (Journal of Computer-Aided Design & Computer Graphics)

年 卷 期：2016年第28卷第6期

页      码：1008-1015页

摘      要：为提高电路的调试性并降低逻辑资源消耗,提出一种用于硬件模拟平台的扫描链插入方法,利用FPGA中未被完全使用的逻辑资源实现了扫描逻辑.首先在网表中找出所有连接到D触发器输入端的部分使用查找表;然后采用逻辑混合的方法修改查找表内容和引脚连接,将D触发器改为扫描触发器;最后将所有扫描触发器前后相连,构建扫描链.该方法工作在网表级,与现有FPGA开发流程兼容,便于与现有工具集成.对15个不同规模ITC’99基准电路进行实验的结果表明,该方法可平均减小22.9%的逻辑资源消耗.

主 题 词：FPGA 扫描链插入 部分利用查找表 资源优化 

学科分类：081203[081203] 08[工学] 0835[0835] 0811[工学-水利类] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1003-9775.2016.06.017

馆 藏 号：203108991...