快速跳频PLL中杂散抑制比的最佳设计值

作     者：夏定元 王卫东 郑继禹 

作者机构：桂林电子工业学院通信与信息工程系广西桂林541004 

出 版 物：《系统工程与电子技术》 (Systems Engineering and Electronics)

年 卷 期：2004年第26卷第1期

页      码：11-13,29页

摘      要：系统地研究了快速跳频PLL中杂散来源,给出了环路杂散模型,定义了杂散抑制比。定性分析了MF SK FH通信系统检测误码率Pe与杂散抑制比λ之间的关系,并通过计算机辅助分析,定量计算出误码率与杂散抑制比的关系曲线。实验结果表明,MFSK FH通信系统中存在一个杂散抑制比的最佳设计值,约为-50dB,它为快速跳频PLL的优化设计提供了参考依据。

主 题 词：跳频通信 频率合成 锁相环 杂散抑制比 

学科分类：0810[工学-土木类] 0808[工学-自动化类] 0809[工学-计算机类] 080902[080902] 08[工学] 0802[工学-机械学] 081001[081001] 0811[工学-水利类] 

核心收录：

D　O　I：10.3321/j.issn:1001-506X.2004.01.004

馆 藏 号：203109040...