RTC模块中分频器Verilog

作     者：马玉韬 秦建业 付宇卓 Ma Yutao;Qin Jianye;Fu Yuzhuo

作者机构：上海交通大学 

出 版 物：《电子测量技术》 (Electronic Measurement Technology)

年 卷 期：2005年第28卷第5期

页      码：3-4页

摘      要：文中研究在RTC模块中分频器设计的Verilog HDL实现。先对设计中出现的毛刺、可测试性问题作分析,然后对上述问题分别给出恰当的解决方法,最后利用综合工具得到的面积数据证明了采用技术的可行性和合理性。

主 题 词：分频器 毛刺 可测试性 Verilog 分频器设计 RTC 模块 HDL 

学科分类：0810[工学-土木类] 08[工学] 0835[0835] 081002[081002] 081202[081202] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1002-7300.2005.05.002

馆 藏 号：203109403...