针对FPGA优化的高分辨率时间数字转换阵列电路

作     者：杨洋 阮爱武 廖永波 吴文杰 Yang Yang;Ruan Aiwu;Liao Yongbo;Wu Wenjie

作者机构：电子科技大学电子薄膜与集成器件国家重点实验室VLSI设计中心四川成都610054 

出 版 物：《电子技术应用》 (Application of Electronic Technique)

年 卷 期：2011年第37卷第2期

页      码：42-45页

摘      要：介绍一种针对FPGA优化的时间数字转换阵列电路。利用FPGA片上锁相环对全局时钟进行倍频与移相,通过时钟状态译码的方法解决了FPGA中延迟的不确定性问题,完成时间数字转换的功能。在Altera公司的FPGA上验证表明,本时间数字转换阵列可达1.73 ns的时间分辨率。转换阵列具有占用资源少,可重用性高,可以作为IP核方便地移植到其他设计中。

主 题 词：时间数字转换 现场可编程门阵列 锁相环 状态译码 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.16157/j.issn.0258-7998.2011.02.035

馆 藏 号：203109495...