一种低延迟高吞吐率的浮点整型乘累加单元

作     者：沈俊 沈海斌 虞玉龙 SHEN Jun;SHEN Hai-bin;YU Yu-long

作者机构：浙江大学超大规模集成电路设计研究所杭州310027 

出 版 物：《计算机工程》 (Computer Engineering)

年 卷 期：2013年第39卷第6期

页      码：91-94,102页

摘      要：针对目前浮点运算单元在处理向量点乘运算时存在数据相关性的问题,提出一种低延迟单周期的累加单元结构。该结构用于7级流水的可配置乘累加单元,可兼容双精度浮点、双单精度浮点以及32位有符号数,且能对后置模块进行操作数隔离与门控时钟的低功耗处理。在Viterx-4平台上实验结果表明,该结构具有高性能、低延迟、单周期完成数据吞吐等特点,与使用Xilinx浮点IP的设计面积相比,时间积减少30%以上。

主 题 词：浮点运算单元 乘累加 向量点乘 双精度 双单精度 

学科分类：08[工学] 0835[0835] 081202[081202] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1000-3428.2013.06.018

馆 藏 号：203110174...