PPAC探测器的多通道滤波成形芯片设计

作     者：蒲天磊 千奕 苏弘 王晓辉 PU Tian-lei;QIAN Yi;SU Hong;WANG Xiao-hui

作者机构：中国科学院近代物理研究所兰州730000 中国科学院大学北京100049 

基　　金：国家自然科学基金(11475233)资助 

出 版 物：《核电子学与探测技术》 (Nuclear Electronics & Detection Technology)

年 卷 期：2015年第35卷第11期

页      码：1146-1149页

摘      要：为提升平行板雪崩计数器(PPAC)的使用性能,设计了一款具有50 ns和100 ns两档达峰时间的四通道滤波成形专用集成电路(ASIC)芯片。该ASIC芯片与已有的前放芯片结合可实现PPAC的信号读出。芯片内每个通道包括极零相消、低通滤波成形及输出电路。输入动态范围-0.8^+0.8 V内的线性度达到0.2%;-3 d B带宽噪声不高于60μV;芯片功耗30 m W;面积为2.6 mm×1.25 mm。

主 题 词：平等板雪崩计数器 滤波成形 专用集成电路 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.0258-0934.2015.11.022

馆 藏 号：203110529...