一种双采样6 bit 150MSPS CMOS折叠内插式ADC。

作     者：陈浩琼 高清运 秦世才 CHEN Haoqiong;GAO Qingyun;QIN Shicai

作者机构：南开大学微电子系天津300071 

出 版 物：《固体电子学研究与进展》 (Research & Progress of SSE)

年 卷 期：2006年第26卷第3期

页      码：399-403页

摘      要：CMOS折叠预处理电路的带宽和失调是限制折叠内插式ADC的动态和静态特性的主要原因之一。所设计的ADC采用一种双采样保持电路降低了对折叠器的带宽要求,获得了优良的动态特性;提出一种改进结构的全平衡折叠电路,降低了折叠器本身的失调,同时改善了ADC的静态和动态特性。仿真结果表明:在输入信号频率74.1MHz、采样频率150M时SNDR为37.2dB;INL、DNL分别为0.5/0.6LSB。芯片采用1stSilicon0.25μmCMOS工艺流片,并用于10/100Base-TPHY芯片中,测试结果表明,该ADC能正常工作,功耗为135mW,芯片有效面积0.4mm2。

主 题 词：双采样 折叠器 内插 平均 模数转换器 

学科分类：0808[工学-自动化类] 0809[工学-计算机类] 080902[080902] 08[工学] 0805[工学-能源动力学] 0702[理学-物理学类] 

核心收录：

D　O　I：10.3969/j.issn.1000-3819.2006.03.025

馆 藏 号：203110961...