看过本文的还看了

相关文献

该作者的其他文献

文献详情 >基于JP5028G芯片的2048kbit/s接口电路设计与验证 收藏
基于JP5028G芯片的2048kbit/s接口电路设计与验证

基于JP5028G芯片的2048kbit/s接口电路设计与验证

作     者:尹茳 吴阳 李庆一 佐江 孙旭 王茂凌 

作者机构:电信科学技术第五研究所有限公司四川成都610062 

出 版 物:《现代传输》 (Modern Transmission)

年 卷 期:2022年第4期

页      码:30-34页

摘      要:2048kbit/s接口是通信网中传输网、接入网、同步网的主要数据或定时接口。传统的接口芯片主要实现NRZ码和HDB3编码之间的编解码。本文利用国产JP5028G芯片进行了E1定时电路设计并进行了验证。

主 题 词:国产化 2048kbit/s 电路 验证 

学科分类:080903[080903] 0809[工学-计算机类] 080902[080902] 08[工学] 

D O I:10.3969/j.issn.1673-5137.2022.04.003

馆 藏 号:203113795...

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分