软判决Fano译码算法的FPGA实现

作     者：侯文姝 蒋宇中 

作者机构：海军工程大学电子工程学院湖北省武汉市430033 

出 版 物：《信息化研究》 (INFORMATIZATION RESEARCH)

年 卷 期：2009年第35卷第10期

页      码：14-17页

摘      要：Fano译码算法一般采用软件实现,受制于计算机的结构,译码速度较慢。为大幅度提高译码速度,研究软判决Fano译码算法的全硬件实现方案,即采用AHDL(Altera硬件描述语言)设计软判决Fano译码译码器,使用FPGA(现场可编程门阵列)予以实现。介绍了总体结构,重点描述构建Fano软判决译码器关键部件——状态机的设计。实测数据表明,在相同时钟频率条件下,软判决Fano译码算法的全硬件实现比软件方案至少快20倍。

主 题 词：Fano算法 序列译码 FPGA 

学科分类：07[理学] 08[工学] 070104[070104] 081101[081101] 0701[理学-数学类] 0811[工学-水利类] 

馆 藏 号：203114010...