基于扩展寄存器与片上网络的运算阵列设计

作     者：张家杰 欧鹏 俞政 于学球 虞志益 ZHANG Jia-jie;OU Peng;YU Zheng;YU Xue-qiu;YU Zhi-yi

作者机构：复旦大学专用集成电路与系统国家重点实验室上海201203 

基　　金：国家自然科学基金资助项目(61103008) 国家科技重大专项基金资助项目(2011ZX03003-003-03) 上海市科委集成电路专项基金资助项目(10706200300) 上海市青年科技启明星计划基金资助项目(11QA1400500) 

出 版 物：《计算机工程》 (Computer Engineering)

年 卷 期：2013年第39卷第7期

页      码：7-10,15页

摘      要：为提高多核处理器性能,在传统硬件加速部件的基础上,提出一种新型的运算阵列设计方案。将运算阵列与多核处理器的通信端口映射在扩展寄存器地址空间上,实现阵列与多核处理器的紧密耦合。通过片上网络连接各个运算单元,实现运算阵列的灵活配置和高度共享。在实验系统上实现1 024点快速傅里叶变换和H.264解码器,结果表明,与纯软件实现相比,该方案能使处理器性能和功耗都有所改善。

主 题 词：多核处理器 运算阵列 扩展寄存器 片上网络 快速傅里叶变换 H 264解码器 

学科分类：0711[理学-心理学类] 07[理学] 071102[071102] 

核心收录：

D　O　I：10.3969/j.issn.1000-3428.2013.07.002

馆 藏 号：203114078...