看过本文的还看了

相关文献

该作者的其他文献

文献详情 >基于FPGA的循环汉明码编译码器的设计与实现 收藏
基于FPGA的循环汉明码编译码器的设计与实现

基于FPGA的循环汉明码编译码器的设计与实现

作     者:李壮壮 刘光祖 孙琳琳 邹骏 LI Zhuangzhuang;LIU Guangzu;SUN Linlin;ZOU Jun

作者机构:南京理工大学电子工程与光电技术学院江苏南京210094 

出 版 物:《电子设计工程》 (Electronic Design Engineering)

年 卷 期:2022年第30卷第19期

页      码:74-78,83页

摘      要:该文介绍了循环汉明码的编译码原理,推导了一种无延迟编码电路的数学原理。在原有梅吉特译码器的基础上,提出了一种新的译码方法,该方法通过改进伴随式判别电路有效降低了译码延迟,并在FPGA硬件平台上进行了验证。测试结果表明,相较于传统梅吉特译码器,新译码方法的平均译码延时降低了一半,硬件资源增加较少。新译码方法极其适用于低延时通信场景,具有很高的实用价值。

主 题 词:循环汉明码 无延迟编码器 梅吉特译码器 低延时译码 FPGA 

学科分类:11[军事学] 0810[工学-土木类] 1105[1105] 08[工学] 081002[081002] 110503[110503] 

D O I:10.14022/j.issn1674-6236.2022.19.016

馆 藏 号:203114543...

读者评论 与其他读者分享你的观点

用户名:未登录
我的评分