32位无符号并行乘法器的设计与实现

作     者：胡小龙 颜煦阳 HU Xiao-long;YAN Xu-yang

作者机构：中南大学信息科学与工程学院湖南长沙410075 

出 版 物：《计算机工程与科学》 (Computer Engineering & Science)

年 卷 期：2010年第32卷第4期

页      码：122-124页

摘      要：在基4的Booth算法得到部分积的基础上,采用了优化后的4:2压缩器的Wallace树对部分积求和,最后用CPA得到最终的和。优化下的并行乘法器比传统的CSA阵列乘法器速度快,且延时小。用Verilog进行了功能描述,并用ISE9.2对其进行了综合。

主 题 词：并行乘法器 Booth算法 4压缩器 Wallace树 

学科分类：08[工学] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3969/j.issn.1007-130X.2010.04.033

馆 藏 号：203114853...