一种改进型可配置逻辑块的结构设计

作     者：蔡宏瑞 范继聪 徐彦峰 陈波寅 CAI Hongrui;FAN Jicong;XU Yanfeng;CHEN Boyin

作者机构：无锡中微亿芯有限公司江苏无锡214072 

出 版 物：《电子与封装》 (Electronics & Packaging)

年 卷 期：2022年第22卷第11期

页      码：63-67页

摘      要：可配置逻辑块(CLB)是FPGA中最重要的模块,其主要由查找表、选择器、触发器等子模块组成,可以通过配置来实现组合逻辑和时序逻辑,其性能直接影响到整个FPGA的表现。为了提高CLB的利用率和性能,提出了一种改进型的CLB结构。基于VPR平台对修改后的CLB结构进行架构建模,选用不同类型的基准电路测试了CLB结构对延时和面积等性能的影响。实验结果表明,改进后的结构在关键路径延时平均增大8.86%的前提下,所用CLB数量节省了24.88%,总面积减小了12.95%。且该结构能够在VPR中被正确描述与解析,测试结果对FPGA的结构设计与分析具有参考价值。

主 题 词：可配置逻辑块 FPGA 架构建模 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.16257/j.cnki.1681-1070.2022.1113

馆 藏 号：203115542...