卷积神经网络并行化设计及FPGA实现

作     者：刘华 陶冠男 杨文清 LIU Hua;TAO Guan-nan;YANG Wen-qing

作者机构：广东电网有限责任公司广州供电局广州510000 

基　　金：南方电网重点科技项目(GZHKJXM20200003) 

出 版 物：《制造业自动化》 (Manufacturing Automation)

年 卷 期：2022年第44卷第11期

页      码：147-154页

摘      要：卷积神经网络优异的性能使其广泛应用到图像分类、目标检测等领域,然而模型结构越来越复杂,导致难以应用到资源紧张、功耗敏感的嵌入式领域。设计一种卷积神经网络加速器,旨在为基于FPGA的卷积神经网络工程化实现提供一种设计方案,研究提出一种低功耗、可扩展、高性能的卷积神经网络并行化框架,从而实现面向嵌入式场景的卷积神经网络部署。通过对卷积神经网络计算特性的分析,设计了可扩展的卷积硬件计算单元以及资源受限情况下的卷积复用结构,并给出了并行化因子与数组分割策略的对应关系。以Xilinx xc7z020clg400-1平台为基础,对YOLOv3-tiny第一层卷积层进行并行化,实验结果表明,相较于667MHz的ARM A9,并行化后的卷积运算加速比可达216.9倍,功率仅增加0.57W。

主 题 词：卷积神经网络 并行化 FPGA 硬件加速 

学科分类：1305[艺术学-设计学类] 13[艺术学] 08[工学] 081104[081104] 0804[工学-材料学] 081101[081101] 0811[工学-水利类] 

D　O　I：10.3969/j.issn.1009-0134.2022.11.036

馆 藏 号：203115542...