FPGA的高精度DDS信号发生器设计

作     者：黄浩然 文丰 贾兴中 Huang Haoran;Wen Feng;Jia Xingzhong

作者机构：中北大学仪器科学与动态测试教育部重点实验室太原030051 

基　　金：国家自然科学基金面上项目(62075199) 

出 版 物：《单片机与嵌入式系统应用》 (Microcontrollers & Embedded Systems)

年 卷 期：2022年第22卷第12期

页      码：75-79页

摘      要：出于对信号发生器性能、设计成本等方面的考虑,本文基于FPGA设计了精度高、稳定性强的DDS信号发生器。通过Verilog HDL语言对FPGA编程,构建DDS功能模块,实现基本数字频率合成功能。设计从三方面进行考量,即供电端电源调理电路、FPGA内部进行DDS杂散抑制以及输出端波形信号调理和滤波电路,尽可能抑制电路中噪声干扰和DDS信号调制产生的杂散问题。经过验证,该方案生成波形有效值误差为10 mV,纹波大小为10.20 mV,能实现高精度、高稳定性的信号发生器。

主 题 词：DDS 杂散抑制 信号发生器 FPGA 

学科分类：08[工学] 080401[080401] 0804[工学-材料学] 080402[080402] 

馆 藏 号：203115630...