基于FPGA的SOC原型验证时钟方案研究

作     者：李文晶 LI Wen-jing

作者机构：上海复旦微电子集团股份有限公司 

出 版 物：《中国集成电路》 (China lntegrated Circuit)

年 卷 期：2022年第31卷第12期

页      码：51-55页

摘      要：在基于FPGA的SOC原型验证过程中,由于SOC芯片的时钟网络比较庞大并且复杂,不能直接用在FPGA芯片上,所以需要对原型验证时钟方案进行研究。本文针对SOC芯片原型验证的时钟方案,从时钟网络简化、多片FPGA时钟同步、门控时钟转换和时钟降频四个方面来分析,给出一套完整的时钟解决方案及设计方法。

主 题 词：SOC原型验证 FPGA 时钟网络 时钟同步 门控时钟 时钟降频 

学科分类：080903[080903] 080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1681-5289.2022.12.008

馆 藏 号：203115635...