高速串行接口全链路有效抖动模型与测试相干分析

作     者：龙志军 张作群 陆小凡 丁学伟 欧阳可青 LONG Zhi-jun;ZHANG Zuo-qun;LU Xiao-fan;DING Xue-wei;OUYANG Ke-qing

作者机构：深圳市中兴微电子技术有限公司 

出 版 物：《中国集成电路》 (China lntegrated Circuit)

年 卷 期：2022年第31卷第12期

页      码：43-50页

摘      要：接口带宽是5G、AI、云计算等信息系统核心芯片的关键属性。简单扩展传输通道数目可成倍增加传输带宽,但封装与连接器引脚增加会导致结构难题,密集的互连线会恶化串扰,高速串行接口技术必不可少。在过去的10多年中,高速串行接口在传输速度和体系架构上有飞跃式的进步,从10G发展至112G/224G,这要求对传输过程中各种非理想因素的建模和分析更加精细,业界为此建立了一套全新的方法学。抖动是高速串行接口设计和应用中最大的挑战之一,本文从全链路视角介绍超高速串行接口的有效抖动模型,并给出测试方法,为高速系统设计提供参考与指导。

主 题 词：高速串行接口 有效抖动 信号完整性 电源完整性,全链路 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3969/j.issn.1681-5289.2022.12.007

馆 藏 号：203115636...