基于多相滤波的高精度延时设计及实现

作     者：李晓辉 万宏杰 樊韬 刘佳文 王先文 LI Xiaohui;WAN Hongjie;FAN Tao;LIU Jiawen;WANG Xianwen

作者机构：西安电子科技大学通信工程学院陕西西安710071 

基　　金：国家重点研发计划(2018YFB1802004)资助课题 

出 版 物：《系统工程与电子技术》 (Systems Engineering and Electronics)

年 卷 期：2023年第45卷第1期

页      码：25-31页

摘      要：雷达测距测速应用中的精确性取决于时间上的高分辨率,而传统基于有限长单位冲激响应(finite impulse response,FIR)滤波的高精度延时设计所需的滤波阶数过高,滤波处理较慢且复杂。为了加快滤波速度和节省硬件资源,将数字内插与多相滤波技术结合,提出了一种基于多相滤波的高精度延时设计方案。根据延时精度对FIR滤波系数向量重新排序,依据延时量大小选择多相子滤波器对采样序列进行滤波处理,实现小于整数倍采样间隔的高精度延时,具有滤波速度快、节省硬件资源的特点。仿真分析延时信号的相位,表明了所提多相滤波方案可实现高精度延时。借助现场可编程逻辑门阵列(field programmable gate array,FPGA)平台,时钟频率为245.76 MHz时,实测的延时精度可低至0.509 ns。

主 题 词：测距测速 延时模拟 多相滤波 现场可编程逻辑门阵列 

学科分类：080904[080904] 0810[工学-土木类] 0809[工学-计算机类] 08[工学] 081105[081105] 081001[081001] 081002[081002] 0825[工学-环境科学与工程类] 0811[工学-水利类] 0812[工学-测绘类] 

核心收录：

D　O　I：10.12305/j.issn.1001-506X.2023.01.04

馆 藏 号：203115908...