Verilog HDL语言在FPGA/CPLD系统设计中的几个原则

作     者：李兵 吴周桥 

作者机构：中南民族大学计算中心 武汉科技学院电子信息系 

出 版 物：《中南民族大学学报（自然科学版）》 (Journal of South-Central University for Nationalities：Natural Science Edition)

年 卷 期：2002年第21卷第2期

页      码：47-50页

摘      要：根据 FPGA/ CPL D硬件结构的特点 ,从系统设计的实际出发 ,提出了利用 Verilog HDL 进行 FPGA/CPL D设计的一些描述风格的基本原则 ,这些原则中 ,有些是传统电路设计中不存在的 ,但是对设计的性能具有直接的影响 .这些原则也可以用于指导用原理图进行设计 .

主 题 词：VerilogHLD语言 FPGA/CPLD 系统设计 硬件描述语言 可编程逻辑器件 设计原则 快速原型设计 电路设计 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1672-4321.2002.02.016

馆 藏 号：203116609...