在PLD／FPCA设计中有关时钟的可靠性探讨

作     者：韦树贡 Wei Shugong

作者机构：南宁师范高等专科学校物理与信息技术系广西龙州532400 

出 版 物：《南宁师范高等专科学校学报》 (Journal of Nanning Junior Teachers College)

年 卷 期：2006年第23卷第1期

页      码：90-93页

摘      要：在进行PLD/FPGA设计时,通常采用时钟来控制系统中各模块的协调工作,如果时钟设计不良,在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为,并且调试困难、花销很大,本文就此对全局时钟、门控时钟、多级逻辑时钟和波动式时钟进行分析探讨,以求在设计电路中消除毛刺, 提高稳定性。

主 题 词：时钟 稳定 探讨 

学科分类：08[工学] 080401[080401] 0804[工学-材料学] 081102[081102] 0811[工学-水利类] 

D　O　I：10.19488/j.cnki.45-1378/g4.2006.01.026

馆 藏 号：203117209...