自保持接口在模拟芯核虚数字化测试中的优化

作     者：李积惠 王红 杨士元 

作者机构：清华大学自动化系北京100084 

基　　金：国家自然科学基金资助项目(0773142) 

出 版 物：《清华大学学报（自然科学版）》 (Journal of Tsinghua University(Science and Technology))

年 卷 期：2011年第51卷第S1期

页      码：1487-1493页

摘      要：数模混合片上系统(SoC)正逐步成为片上系统的主导,而其中模拟芯核的测试问题是研究的难点之一。利用自保持模拟测试接口(SHATI)可以实现模拟芯核对外接口虚数字化,对其进行并行测试。该文对自保持模拟测试接口进行了面积优化,以减少片上DFT(design for test)面积开销,并利用Hspice仿真实验验证了面积改进的可行性。同时,针对并行测试的测试激励调度问题,该文给出了测试时序设计的优化算法,并通过实际示例验证了算法的可行性。

主 题 词：片上系统(SoC) 模拟芯核 自保持模拟测试接口(SHATI) 面积优化 测试时序 

学科分类：07[理学] 08[工学] 

核心收录：

D　O　I：10.16511/j.cnki.qhdxxb.2011.s1.022

馆 藏 号：203117219...