系统集成芯片边界扫描测试技术研究

作     者：刘清 徐智穹 

作者机构：武汉理工大学自动化学院武汉430063 

基　　金：武汉市晨光计划项目资助 (批准号 :2 0 0 3 5 0 0 2 0 16-0 7) 

出 版 物：《武汉理工大学学报（交通科学与工程版）》 (Journal of Wuhan University of Technology（Transportation Science & Engineering）)

年 卷 期：2004年第28卷第3期

页      码：345-348页

摘      要：随着大规模集成电路芯片集成度的不断提高 ,芯片上器件的布局日益复杂和紧凑 ,器件的引脚更加密集 ,给电路的安装测试带来了很大难度 ,于是出现了在进行芯片设计时就考虑电路的测试问题 ,即可测试性设计 .文中分析了可测试性设计中的一种采用 JTAG1 1 49.1标准的重要测试方法 :边界扫描技术 .基于对某一 EEPROM芯片的测试工作 ,对该技术的主要原理、应用方法、软件使用、测试范围和步骤做了重点论述 .在对 EEPROM芯片测试时 ,采用的测试软件为 On TAP,选用的是 Altera公司的 Byte Blaster MV下载线 ,并给出了测试 EEPROM芯片当前状态的

主 题 词：边界扫描 JTAG 芯片 测试 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 081201[081201] 0812[工学-测绘类] 

D　O　I：10.3963/j.issn.2095-3844.2004.03.009

馆 藏 号：203118283...