卷积神经网络的硬件加速设计

作     者：张灿宇 赵冰洁 王俊彭 易星 ZHANG Can-yu;ZHAO Bing-jie;WANG Jun-peng;YI Xing

作者机构：沈阳化工大学信息工程学院沈阳110142 中国科学院网络化控制系统重点实验室沈阳110016 中国科学院沈阳自动化研究所沈阳110016 中国科学院机器人与智能制造创新研究院沈阳110169 

基　　金：国家自然科学基金项目(91648204) 

出 版 物：《自动化与仪表》 (Automation & Instrumentation)

年 卷 期：2023年第38卷第3期

页      码：6-10,18页

摘      要：为解决目标检测算法随识别率的提高而当前普通的处理器无法满足算法的计算需求和内存需求等问题,该文采用一种基于FPGA的设计方法对卷积神经网络进行硬件加速,使用HLS技术设计YOLOv2目标检测算法,对算法中的各个网络层次进行相应的优化,并在FPGA加速器中对图像权重数据、像素数据进行复用以降低访问次数和数据量从而降低系统时延。实验结果表明,系统性能达28.37 GOPs(giga operations per second,10亿次运算/s),功耗为2.60 W,与CPU(E5-2620v4)相比,系统性能是CPU的7.14倍,功耗仅占CPU的2.8%,与当前目标检测系统相比具有一定优势。

主 题 词：FPGA 神经网络 硬件加速 目标检测 

学科分类：08[工学] 080203[080203] 0802[工学-机械学] 

D　O　I：10.19557/j.cnki.1001-9944.2023.03.002

馆 藏 号：203118837...