高性能差错控制编码的硬件设计与实现

作     者：李其虎 孙浩 文运丰 韩伟 LI Qihu;SUN Hao;WEN Yunfeng;HAN Wei

作者机构：中国电子科技集团公司第五十四研究所石家庄050081 国家无线电监测中心北京100037 

基　　金：河北省高层次人才项目(B2013003019) 

出 版 物：《半导体光电》 (Semiconductor Optoelectronics)

年 卷 期：2014年第35卷第4期

页      码：673-676,681页

摘      要：为提高航天测控通信系统中数据传输的可靠性、确保终端接收数据的正确性,需对被传输的测控数据进行高速差错编码。基于循环冗余校验编码,在硬件电路中设计并实现了一种简单高效的差错编码方式。首先将被传输的数据按照一定字节进行分帧,每帧数据加入特定的帧头,每帧数据按字节进行八比特差错编码,差错编码按照查表方式进行。对每帧数据的差错编码值再进行一比特纠错编码。实验仿真结果表明所设计的差错编码具有性能高、硬件资源消耗低和编码速度快等特点,适合于高速大容量数据可靠性传输。

主 题 词：差错控制 循环冗余编码 纠错编码 FPGA 

学科分类：0810[工学-土木类] 08[工学] 081001[081001] 

D　O　I：10.16818/j.issn1001-5868.2014.04.026

馆 藏 号：203119705...