基于FPGA的高速高阶FIR数字滤波器的设计

作     者：胡安民 鲁少轲 邢玉鹏 李瑞 王宇 Hu Anmin;Lu Shaoke;Xing Yupeng;Li Rui;Wang Yu

作者机构：河南师范大学计算机与信息工程学院河南新乡453007 

基　　金：河南师范大学国家级大学生创新训练计划 项目编号:20140045 

出 版 物：《无线互联科技》 (Wireless Internet Technology)

年 卷 期：2016年第13卷第8期

页      码：71-74页

摘      要：在数字滤波器设计与应用当中,相比于以牺牲线性相位频率特性为代价的无限冲击响应(IIR)数字滤波器,有限冲击响应(FIR)数字滤波器不仅保证了精确严格的线性相位特性,并且结构简单稳定。但在实现相同的设计指标时,有限冲击响应需要更高的阶数,为满足高速高阶数字滤波器设计,文章提出一种改进的分布式算法。该算法利用主流现场可编程逻辑门阵列(FPGA)芯片的多相分解结构和流水线技术,采用多路复用加法器对数据进行预相加,减少传统分布式结构的查找表规模。利用Matalb仿真设计,Quartus II编译测试,并下载到现场可编程门阵列(FPGA)中进行运行分析,结果显示文章的方法有效地减少了滤波器对硬件资源的消耗,能够较好地实现高阶的FIR滤波器。

主 题 词：FIR数字滤波器 分布式算法 现场可编程门阵列 数字信号处理 

学科分类：080902[080902] 0809[工学-计算机类] 08[工学] 

D　O　I：10.3969/j.issn.1672-6944.2016.08.030

馆 藏 号：203119760...