性能优化的现场可编程门阵列快速编译方法

作     者：严晓浪 季爱明 沈海斌 YAN Xiao-lang;JI Ai-ming;SHEN Hai-bin

作者机构：浙江大学超大规模集成电路设计研究所浙江杭州310027 

基　　金：国家"863"高技术研究发展计划资助项目(2003AA14105020031Z2080) 

出 版 物：《浙江大学学报（工学版）》 (Journal of Zhejiang University：Engineering Science)

年 卷 期：2005年第39卷第10期

页      码：1481-1484页

摘      要：针对现场可编程门阵列(FPGA)的快速编译问题,提出了基于性能优化的动态复合宏单元(PODCM)库的编译方法.通过分析在数据流图(DFG)关键路径上生成PODCM的条件,给出了在DFG关键路径上生成PODCM的算法并建立了PODCM库.在此基础上,根据PODCM替换算法,运用PODCM替换DFG关键路径上的节点,减小了DFG关键路径的执行时间.实验结果表明,该方法在不增加资源需求,保持较高编译速度的情况下,优化了FPGA设计的性能.

主 题 词：现场可编程门阵列 性能优化 动态复合宏单元 关键路径 

学科分类：0810[工学-土木类] 12[管理学] 1201[管理学-管理科学与工程类] 08[工学] 0805[工学-能源动力学] 081001[081001] 081201[081201] 0812[工学-测绘类] 

核心收录：

D　O　I：10.3785/j.issn.1008-973X.2005.10.005

馆 藏 号：203120400...