一种高速时钟信号数字调相器设计

作     者：吴雪莹 管武 邱昕 WU Xueying;GUAN Wu;QIU Xin

作者机构：中国科学院微电子研究所北京100029 北京邮电大学北京100871 

基　　金：国家重点研发计划(2018YFB2201502)资助 

出 版 物：《微电子学与计算机》 (Microelectronics & Computer)

年 卷 期：2023年第40卷第4期

页      码：125-130页

摘      要：时钟调相电路在高速串行数据传输(Serializer-Deserializer,Serdes)和时钟数据恢复等技术中得到广泛应用,如何实现结构简单、精度高的多相时钟,是提高Serdes性能的核心.本文提出了一种改进的粗精调结合的数模转换结构,提高了时钟信号的多相位插值的精度.该时钟电路是一种由数字信号控制的64相位的高速时钟信号调相电路,采用多组双尾电流源的双路差分恒流放大器和单尾电流源的双路差分恒流放大器,分别实现粗调和微调,完成基于电流的相位调节.本文提出的数字信号控制高速时钟信号调相电路,具有频率高、稳定性强、精度高、结构简单、易于实现等优点.基于以上方法,完成了基于SMIC 55 nm CMOS标准工艺的3.5 GHz、64相位输出的高速时钟调相电路,模块版图面积为0.039 mm2,具有较小的面积;电路理论分析表明,采用这种结构的相位插值器,DNL和INL出现的最大偏移度数都在1°左右,具有较高的精度.

主 题 词：时钟信号 相位插值 差分恒流放大 高速 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

D　O　I：10.19304/J.ISSN1000-7180.2022.0376

馆 藏 号：203120998...