一种新型结构栅耦合ggNMOS ESD保护电路研究

作     者：张冰 柴常春 杨银堂 吴晓鹏 ZHANG Bing;CHAI Chang-chun;YANG Yin-tang;WU Xiao-peng

作者机构：西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室陕西西安710071 

基　　金：国家自然科学基金资助(60776034) 中央高校基本科研业务费专项资金资助(K50510250002) 

出 版 物：《电路与系统学报》 (Journal of Circuits and Systems)

年 卷 期：2011年第16卷第5期

页      码：84-89页

摘      要：针对现有栅耦合NMOS(gate coupled NMOS,gcNMOS)静电放电(electrostatic discharge,ESD)保护电路对特定ESD脉冲不能及时响应造成的"触发死区"现象,本文提出了一种全新结构的栅耦合栅接地NMOS(gate coupled gate grounded NMOS,gc-ggNMOS)ESD保护电路,这种结构通过利用保护电路中漏、栅交叠区的寄生电容作为耦合电容,连接保护电路栅与地的多晶硅(poly)电阻作为耦合电阻,在有效解决原有gcNMOS结构"触发死区"现象的同时,还避免了因引入特定耦合电容带来版图面积的增加,进而提高了ESD保护电路鲁棒性指标。本文采用ISE-TCAD仿真软件,建立了0.6μm CSMC6S06DPDM-CT02CMOS工艺下gc-ggNMOS ESD保护电路的3D物理结构模型,并对此种结构中关键性参数耦合电阻、电容与触发电压特性的关系进行了系统仿真。仿真表明,当耦合电容为定值时,保护电路触发电压随耦合电阻阻值的增加而减小,这一结果与流片的传输线脉冲(transmission line pulsing,TLP)测试结果吻合。全新结构的gc-ggNMOS ESD保护电路通过了5KV人体放电模式(human body model,HBM)测试。本文的研究结果为次亚微米MOS ESD保护电路的设计提供了一种新的参考依据。

主 题 词：栅耦合栅接地NMOS(gate coupled gate grounded NMOS,gc-ggNMOS) 静电放电(electrostatic discharge,ESD) 栅耦合电阻 栅耦合电容 传输线脉冲(transmission line pulsing,TLP) 

学科分类：080903[080903] 0809[工学-计算机类] 08[工学] 

核心收录：

D　O　I：10.3969/j.issn.1007-0249.2011.05.016

馆 藏 号：203121075...